This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04162771 A

(43) Date of publication of application: 08.06.92

(51) Int. Cl -

H01L 27/088 H01L 29/784

(21) Application number: 02289412

(22) Date of filing: 26.10.90

(71) Applicant:

SEIKOSHA CO LTD NIPPON

PRECISION CIRCUITS KK

(72) Inventor:

NOMURA YOSHIO


(54) MOS SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To speed up the operation of an MOS transistor which uses a metal gate by making thicker a gate insulating layer of an MOS transistor which uses a polysilicon gate than an insulating layer of said MOS transistor which uses the metal gate.

CONSTITUTION: A first MOS transistor is provided with a first gate insulating layer 12 formed on a silicon substrate 11 and a first gate electrode 15 formed on the first gate insulating layer 12. A second MOS transistor is provided with a second gate insulating layer 17 and a second gate electrode 20 formed on the second gate insulating layer 17. The first gate electrode is formed based on the application of polysilicon while the second gate electrode 20 is formed based on the application of metal where the thickness of the first gate insulating layer 12 is arranged to exceed the thickness of the second gate insulating layer 17. This construction makes it possible to speed up the operation of the MOS type transistor which uses the metal gate.

COPYRIGHT: (C)1992,JPO&Japio



19日本国特許庁(JP)

⑩ 特 許 出 願 公 開

⑩ 公 開 特 許 公 報 (A) 平4-162771

®Int. Cl. 5

識別記号

厅内整理番号

匈公開 平成 4 年(1992) 6 月 8 日

H 01 L 27/088 29/784

> 7735-4M 8422-4M

H 01 L 27/08 29/78 102 C 301 G

審査請求 未請求 請求項の数 3 (全4頁)

公発明の名称

MOS型半導体装置

②特 類 平2-289412

20出 願 平 2 (1990)10月26日

@発明者野村

吉 雄

東京都中央区八丁堀4丁目5番4号 日本プレシジョン・

サーキッツ株式会社内

勿出 願 人 株式会社精工舍

東京都中央区京橋2丁目6番21号

日本プレシジョン・サ

東京都中央区八丁堀 4 丁目 5 番 4 号

ーキツツ株式会社

個代 理 人 弁理士 松田 和子

明細管

1. 発明の名称

の出

頭

MOS型半導体装置

2. 特許請求の範囲.

(1)シリコン基板上に形成された第1のゲート 絶録層と上記第1のゲート絶録層上に形成された 第1のゲート電極とを有する第1のMOS型トラ ンジスタと、

上記シリコン芸板上に形成された第2のゲート 絶録層と上記第2のゲート絶録層上に形成された 第2のゲート電極とを有する第2のMOS型トラ ンジスタと

からなり、

上記第1のゲート電極はポリシリコンを用いて 形成され

上記第2のゲート電極は金属を用いて形成され、 上記第1のゲート絶録層の層厚は上記第2のゲート絶録層の層厚よりも厚く形成され ているMOS型半導体装置。

(2)上記第1のゲート絶録層の層厚は上記第2 のゲート絶録層の層厚の2倍以上である

請求項1記載のMOS型半導体装置。

(3)上記第2のゲート電極は高融点金属を用いて形成されている

請求項1記載のMOS型半導体装置。

. 3 . 発明の詳細な説明

[産業上の利用分野]

本発明はMOS型半導体装置に関する。

[従来の技術]

ポリシリコンをゲートに用いたMOS型トランジスタでは、ポリシリコンを抵抗率が高いため間を行うことが難しい。そこでこの問題を解決するため、特別昭62-196864号公報には、ポリシリコンゲートを用いたMOS型トラジスタとを同一の半導体芸板に集積化した半導体装置

では、両トランジスタのゲート絶録層の厚さは互 いに等しくなっている。

[解決しようとする課題]

したがって、ポリシリコンゲートを用いたMOS型トランジスタの電圧を金属ゲートを用いたMOS型トランジスタの電器医圧はりも高くした場合には、ゲート絶縁の絶縁を選出にはメリンゲートを用いたMOS型トランジスタの高速動作が妨げられていた。

本発明の目的は、ポリシリコンゲートを用いたMOS型トランジスタと金属ゲートを用いたMOS型トランジスタとを同一の半導体基板に形成したとき、金属ゲートを用いたMOS型トランジスタの高速動作を達成することである。

[課題を解決するための手段]

本発明は、ポリシリコンゲートを用いたMOS

第1のゲート絶縁層12、第1のゲート電極15 および第1のソース・ドレイン22は第1のMOS型トランジスタを構成するものであり、第2のゲート電極20および第2のソース・ドレイン23は第2のMOS型トランジスタを構成するものである。

つぎに、第1図(A)~(G)を参照して、製造プロセスの説明をする。

(A) LOCOS構造のフィールド絶録暦14 を形成した後、シリコン半導体基板11の表面を 無酸化して、酸化シリコン層12(第1のゲート 絶録暦)および13を形成する。この酸化シリコ ン暦12(第1のゲート絶録暦)および13の厚 さは100nmである。

(B)全面にポリシリコン暦を形成した後、これを選択的にエッチングして、第1のゲート電極 15および第1の配線階16を形成する。第1のゲート電極15および第1の配線層16は、同一 工程で同時に形成される。

(C) 酸化シリコン居13をエッチングして、

[実施例]

第1図(A)~(G)は、本発明におけるMO S型半導体装置の製造プロセスを示した断面図で

第1図(G)において、11はシリコン基板、12は第1のゲート絶録層、14はLOCOS(Local Oxidation)構造のフィールド絶録層、15はポリシリコンを用いた第1のゲート電極、16は第1のゲート電極15と同時に形成される第1の配線層、17は第2のゲート絶録層、18および19は酸化シリコン層、20はモリブデスを歩クン等の高酸点金属を用いた第2のゲート電極20と同時に形成される第2の配線層、22は第1のソース・ドレイン、24は層間絶録層、23は第2のソース・ドレイン、24は層間絶録層、25はアルミニウムを用いた第3の配線

シリコン基板11表面を露出させる。

(D) 無酸化処理を行い、酸化シリコン層(第 2のゲート絶録層)17を形成する。この第2の ゲート絶録層17の厚さは25mmである。この 無酸化処理により、第1のゲート電極15および 第1の配線層16の表面も酸化され、酸化シリコ ン層18および19が形成される。

(F) 第1のゲート電極15および第2のゲート電極20をマスクに用いて不純物(リン、ヒ素等)のイオン注入を行い、第1のソース・ドレイン22および第2のソース・ドレイン23を形成する。つぎに、CVD法によりPSG(リンをドーブしたシリケイトガラス)を全面に形成し、層間絶録層24を形成する。

(G) 第1のゲート絶録層12、第2のゲート 絶録層17および層間絶録層24を選択的にエッチングしてコンタクトホールを形成する。引き続きアルミニウムを全面に形成し、これを選択的にエッチングしてして、第3の配線層25を形成する。

以上のようにして、第1図(G) に示すMOS 型半導体装置が作成される。

.1 7 … … 第 2 の ゲート 絶 録 層

20……第2のゲート電極

以上

出願人 株式会社 精工舎 日本プレシジョン・ サーキッツ株式会社

代理人 弁理士 松田和子

トに対する上記最大電界は約3MV/cm、金属ゲートに対する上記最大電界は約2MV/cmであることを考慮すると、第1のゲート絶縁層12の層厚は第2のゲート絶縁層17の層厚の少なくとも2倍以上であることが好ましい。

[効果]

本発明では、ポリシリコンゲートを用いたMOS型トランジスタのゲート絶縁層を金属ゲートを用いたMOS型トランジスタのゲート絶録層よりも厚くしたため、金属ゲートを用いたMOS型トランジスタの高速動作が達成できる。

4. 図面の簡単な説明

第1図(A)~(G)は本発明におけるMOS型半導体装置の製造プロセスを示した断面図である。

11……半導体基板

12……第1のゲート絶録層

15……第1のゲート電極

